．号码容量大：当EPC码核发后，使用者可依据其产业需要进行后续编码，其容量之大，不仅满足现行的需要，也兼顾未来发展的扩充性。

．独一无二的编码：EPC码的设计，视物件的单一品项为不同的个体。

．可扩充性：由于标头版本及其结构化设计，使EPC码容量极大化，保留许多剩余空间得以随时扩展编码。

EPC通讯协定特性

表1为EPC通讯规范的主要特色，再此特别针对几项规范技术进行讨论。

．可变资料传送速度

　　无线射频识别系统中，如何提高其传输速度以及读取可靠度，为重要的评量点，但此两项数值却无法兼得。换言之，要读取速度快则会牺牲可靠度，反之要增加可靠度，则会牺牲读取率。为解决此问题，EPC规范中，将读取速度交由使用者决定，在没有干扰的环境中，使用者可用最快的读取速度来操作；相对的，若系统操作的环境干扰严重，使用者可调降读取速度，进而提高读取可靠度。
．搜寻标签之机制－反碰撞搜寻法

　　当EPC读取器进行多个标签读取时，需要一种搜寻标签之机制，其目的是找到其中一个标签进行通讯上的沟通，而目前常见的搜寻机制有二进制搜寻法以及反碰撞搜寻法。在EPC通讯规范中是以反碰撞搜寻法作为其搜寻标签的方式，其方式是在每个标签中建立一个独立的乱数产生器，当进行多个标签读取时，其每个标签的乱数产生器会各产生一组乱数(图4)，而此乱数会载入计数器并利用命令同时进行往下数的动作，直到哪个标签先数到零，则读取器就会跟此标签进行读取上的沟通。因此，标签中的乱数产生器的效能便格外重要。如图4中有四个标签，每个标签有独立的乱数产生器，当碰撞发生，即代表任两个以上标签乱数值最小且相同，因此乱数产生器的乱数是否足够乱，将直接影响到标签搜寻的效率。至于如何防止碰撞，有几个基本的方法：

．加大乱数产生器所产生出的乱数位

　　一般而言，只要乱数产生器位(Bit)数够大，就能产生较乱的乱数。但其缺点为，若目标只有两个标签却用10位宽度去数，则搜寻标签的速率会差。但此种情形在EPC Gen2规范中并不会发生，因为其规范是让使用者依照目标有多少标签，来判断计数器须要用几个宽度去数。

．以读取器解碰撞讯号

　　用此种方式解碰撞讯号，大多是碰撞时的讯号会以先后次序传送到读取器，故只须把前后次序讯号分析后即可解决，但缺点是读取器电路会变复杂，且若碰撞前后讯号重叠，仍然无法解决。

．重排

　　当碰撞发生后读取器就发出命令，通知标签的乱数产生器，重新产生一组新的乱数，此方法的缺点是若每次所产生出来的乱数只要有两组相同，则此搜寻就无法成功。

先进旗标操作模式

　　EPC Gen2规范定义了五种旗标以及三种操作模式，其目的是将目标所有的标签「分类」，以加速读取效率和防止环境的杂讯干扰，来增加读取可靠度。表2为EPC规范中定义的旗标之动作意义，其中S0为使用者自行定义其动作，而S1定义标签有电与没电时的动作，S2、S3、SL定义了没电时的动作，而其动作原因详述如下：

．S1旗标有电时的操作模式：在经过时间T的范围后，S1旗标必须转态，而此操作的用意为「再分类」。如当目标有1,000个标签，则计数器可能需要较宽的位数去数，使排序效率不佳，解决的方式可以把目标1,000个标签分成两分，各500个标签，即可不需要太宽的位数去数。因此，假设刚开始时读取器发出S1=A的命令，则此时所有的标签S1旗标都等于A。一直持续到五秒后，开始产生变化－最初时间为0时，之前设定旗标等于A的标签，开始由A变成B，则其结果会从原本只有S1=A的一种标签，变成S1=A以及S1=B两种标签(图5)。

．S1、S2、S3、SL旗标无电时的操作模式：标签由有电到没电后，至少须在经过时间K的范围内，其所指定的旗标必须维持先前的数值，而此操作的用意，在于避免外界干扰而使得标签操作重新再开始。

例如当读取器正在读取某一标签时，突然因为某些环境因素，以致于此标签在某个短暂时间内，无法接收到读取器能量，如图6所示，则正常情况读取器就必须重新再利用搜寻机制，寻找此一标签。但若先设定S2旗标=B，只要此标签无法接收能量的时间小于K秒，则利用搜寻指令找S2旗标=B，即可立即找到先前失去能量的标签。

Gen2标签实现的困难点

　　目前EPC Class1 Gen2标签主要有两项技术困难点，一为电路设计，二为标签的封装与测试。
在电路设计方面，主要包括类比、数位及记忆体等电路设计的技术障碍。类比电路须强调微瓦级(μWatts)的低功耗设计、高效率电压供应(降低射频能量转成电压的损失)，及准确的延迟电路设计(用于旗标，维持约4秒暂态)；数位电路除同样强调低功耗外，也要注意乱数产生器是否够乱，同时要选择使用保险丝架构，抑或状态控制器来达成自杀功能；至于记忆体电路，由于目前可用在无线射频识别芯片的可重复读写(MTP)记忆体技术，大多掌握在国外业者手中，因而形成不小的进入门槛。

　　至于标签封测方面，传统上，是以增加芯片测试点，利用探针卡的点针来进行芯片测试，但容易增加芯片面积与成本。目前已有业者不在芯片上制作测试点，而利用读取器来测试及验证功能，但如此将无法做完整的测试，可能影响芯片可靠度。

　　而在芯片封装上，传统作法是在接点上加锡球(Solder Bump)，但缺点是限制了切割道与裸晶(Die)间的距离(如图7中A的距离)，无法在晶圆(Wafer)上制作更多芯片。现今已有业者采用不加锡球的方式，但效果仍视各公司的技术而定；此外，采用芯片到模组(图8)与模组到天线(图9)(Chip-To-Module，Module-To-Antenna)两阶段标签制作方式，可使标签使用寿命较长，可靠度佳，但制造时间较久，单位时间产量受限，增加制造成本。因此，目前国内外许多业者都正在开发芯片直接接上天线(Chip-To-Antenna)的技术，将有助提升单位时间产量，进而降低标签生产成本。